□■□ ■□■ ■□■ PCIバスDEVSELタイミング測定カード 10/24/1999 □■□ □■□ ■□■ 1. 概要 CPLD/PCIカードをDEVSELタイミングを測定するカードにする為のWebPACK用 プロジェクトファイルです。 2. 動作確認環境 [ハード] 無印AT互換機(VTOWNS) JTAGケーブル 10/03/1999 CPLD/PCIカード 10/11/1999 [WebPACK] Project Navigator Version 5.0 HDL ABEL Version 2.1WP1.1 CPLD Fitter Version 2.1WP1.1 Chipviewer Version 2.1WP1.1 Programmer Version 2.1WP1.1 3. 使用方法 devsel.lzhを、解凍してお使いください。 詳細な情報に関しては「Electronic workshop」 http://www.yk.rim.or.jp/~nanashi/ews/ を参照してください。 4. 仕様 DIPSWで指定されたバスサイクルのDEVSELタイミングを測定して 2桁の7セグメントLEDに表示します。 ---------------+------------------- バスサイクル | DIPSW1 2 3 4 ---------------+------------------- メモリ・リード | off on on off メモリ・ライト | on on on off I/O・リード | off on off off I/O・ライト | on on off off IACK | off off off off ---------------+------------------- ┏──┓ ┏──┓ ┃ ┃ ┃ ┃ ┠──┨ ┠──┨ ┃ ┃ ┃ ┃ ┗──┛○ ┗──┛○ ↑ ↑ ↑ ↑ FAST MEDIUM SLOW SUBTRACTIVE 5. 著作権&免責 本プロジェクトファイルの著作権は、私(ななしの)にあります。 本プロジェクトファイルはフリーです。 再利用/再配布/転載は自由ですが、以下の点は守って下さい。 ・内容を変更した場合は著作権表示も変更してください。 ・商用利用の場合は必ずメールでお知らせください。 本プロジェクトファイルを使用して発生した問題について、私(ななしの)は 責任を負いません。 6. 謝辞 WebPACKというすばらしいCPLD開発ツールを無料で公開してくださった XILINXに感謝いたします。